Porte Logiche: guida didattica

Guida per usare il simulatore di porte logiche in ITIS: algebra booleana, circuiti combinatori e Half/Full Adder.

In sintesi: per chi cerca veloce

Il simulatore Logic Gates di LuminaLab copre le porte logiche fondamentali e i circuiti combinatori, utilizzabile in ITIS, Istituti Professionali e Liceo Scientifico (Scienze Applicate). Due tab interattive permettono di esplorare le 7 porte logiche (NOT, AND, OR, NAND, NOR, XOR, XNOR) con tabella di verità in tempo reale e implementazione transistoriale, e tre circuiti combinatori (Half Adder, Full Adder, Comparatore) con fili colorati HIGH/LOW.

Per ITIS Elettronica ed Elettrotecnica (3° anno): il simulatore è ideale per introdurre l'algebra di Boole partendo dal comportamento fisico delle porte. La feature "Behind the Gate" mostra il circuito NPN che implementa ogni porta, collegando direttamente la logica digitale all'elettronica analogica studiata in parallelo. Half Adder e Full Adder preparano il terreno per le ALU e i microcontrollori del 4°-5° anno.

Per IP MAT (3° anno, Tecnologie dell'informazione): il simulatore supporta un'introduzione pratica alle porte logiche attraverso la tabella di verità interattiva. Cliccando gli ingressi A e B si vede immediatamente l'uscita cambiare colore: il legame tra stato logico e tensione (HIGH/LOW) è visivo e immediato, senza prerequisiti matematici avanzati.

Per Liceo Scientifico / Scienze Applicate (3° anno, Informatica): le porte logiche si collocano nell'unità "Rappresentazione dell'informazione e reti logiche". Il simulatore visualizza l'algebra booleana come sistema fisico: AND/OR/NOT si traducono in circuiti che elaborano segnali. Half Adder e Full Adder mostrano come la somma binaria sia realizzabile con sole porte elementari.

---

Collocazione curricolare

Il simulatore in sintesi

Il simulatore Logic Gates è organizzato in due tab selezionabili dall'intestazione:

• SINGLE GATE: una porta logica alla volta tra NOT, AND, OR, NAND, NOR, XOR, XNOR. Gli ingressi A e B si attivano cliccando i nodi nel pannello visuale. La tabella di verità è visibile a destra con la riga corrente evidenziata. Il bottone "Behind the Gate" mostra il circuito NPN transistoriale che implementa la porta. KPI: Gate, A, B, Y.
• COMBINATIONAL CIRCUIT: tre circuiti selezionabili:
  • HALF ADDER: ingressi A, B → Sum (A XOR B) e Carry (A AND B). Visualizzazione: due porte con fili colorati per stato HIGH/LOW.
  • FULL ADDER: ingressi A, B, Cin → Sum e Carry. Circuito con 5 porte (2 XOR, 2 AND, 1 OR), tutti i nodi interni colorati in tempo reale.
  • COMPARATOR: ingressi A, B → tre uscite greater (A>B), equal (A=B), less (A<B). Badge di confronto centrale.

Funziona nel browser senza installazione, ottimizzato per LIM 1280×720.

L'interfaccia in inglese tecnico supporta obiettivi CLIL e introduce il vocabolario internazionale di settore (gate, truth table, input, output, half adder, full adder, carry, comparator) che gli studenti incontreranno su datasheet di CI logici (74xx, 40xx), schede tecniche di microcontrollori e documentazione Siemens S7.

Vincoli noti del simulatore

• Solo porte a 2 ingressi (A, B): non modella porte a 3 o più ingressi.
• Circuiti combinatori fissi (Half Adder, Full Adder, Comparatore): non è possibile costruire circuiti personalizzati.
• Nessuna temporizzazione: il simulatore è statico (logica combinatoria), non modella flip-flop, latch o logica sequenziale.
• "Behind the Gate" mostra solo circuiti NPN BJT; non modella porte CMOS (tecnologia prevalente nei dispositivi moderni).

---

Fasi della lezione con il simulatore

Fase 1: Attivazione (8 min)

Domanda di ingresso:

"Una lampada in un corridoio deve accendersi solo se ENTRAMBI i sensori di presenza rilevano movimento. Con quale operazione logica si modella questa condizione?"

Raccogliere risposte, poi aprire la tab SINGLE GATE con porta AND. Cliccare A=0, B=0 → Y=0. Poi A=1, B=0 → Y=0. Poi A=1, B=1 → Y=1. La tabella di verità si riempie mentre si cliccano le combinazioni. Far notare che il cambio di colore del filo di uscita (grigio→verde) è il segnale fisico LOW→HIGH.

Fase 2: Esplorazione delle 7 porte (15 min)

Percorso guidato attraverso le porte, con domanda per ciascuna:

1. NOT: un solo ingresso. Invertitore: HIGH→LOW, LOW→HIGH. "In quale circuito reale serve un NOT?" (reset, complemento, enable invertito).
2. AND / OR: confronto diretto: AND richiede entrambi HIGH; OR basta uno. "Alarme = sensore1 AND sensore2: quale delle due sceglieresti per un antifurto anti-falso-allarme?"
3. NAND / NOR: porte universali: aprire "Behind the Gate" su NAND e mostrare che è un AND seguito da NOT. "Perché i produttori costruiscono soprattutto porte NAND?" (minimo numero di transistor, universalità).
4. XOR / XNOR: XOR = "uno o l'altro, non entrambi". "XOR tra due bit uguali restituisce sempre 0: a cosa serve?" (rilevamento errori, somma binaria senza carry).

Fase 3: Half Adder (10 min)

Passare alla tab COMBINATIONAL CIRCUIT, selezionare HALF ADDER. Con A=1, B=1: Sum=0, Carry=1 → 1+1=10 in binario. Far notare i fili: il nodo XOR è HIGH solo quando gli ingressi sono diversi; il nodo AND è HIGH solo quando entrambi sono 1 (carry generato).

Domanda: "Cosa manca al Half Adder per sommare tre numeri binari?" → serve un terzo ingresso per il carry proveniente dallo stadio precedente → Full Adder.

Fase 4: Full Adder e Comparatore (10 min)

Selezionare FULL ADDER. Con A=1, B=1, Cin=1: Sum=1, Carry=1 (1+1+1=11 in binario). Seguire il propagarsi del segnale nei cinque nodi colorati. Far notare che il Full Adder è la cella base dei sommatori a N bit dei processori.

Selezionare COMPARATOR. Impostare A=1, B=0 → greater=1. A=0, B=1 → less=1. A=0, B=0 → equal=1. Collegare al concetto di istruzione di branch nei microprocessori (if A>B jump to...).

Fase 5: Consolidamento (7 min)

Far completare la mappa concettuale:

Porta	Uscita HIGH quando	Applicazione tipica
AND	tutti gli ingressi HIGH	Controllo sicurezza multipla
OR	almeno un ingresso HIGH	Allarme con sensori ridondanti
NOT	ingresso LOW	Inversione segnale, enable attivo basso
NAND	non tutti HIGH	Porta universale, latch SR
XOR	ingressi diversi	Somma binaria, rilevamento errori

---

Errori frequenti degli studenti

"NAND è uguale a AND con l'uscita negata, quindi è sempre peggio" Errore concettuale comune al 3° anno ITIS. Gli studenti percepiscono NAND come una porta "complicata" e inferiore. In realtà NAND è universale: qualsiasi rete logica può essere implementata con sole porte NAND. Aprire "Behind the Gate" su AND mostra che internamente contiene un NAND seguito da un NOT: NAND è più elementare di AND. Questo è anche il motivo per cui i produttori di CI fabbricano prevalentemente NAND (74LS00, CD4011).

"XOR restituisce 1 se almeno un ingresso è 1, è uguale a OR" Confusione frequente al Liceo e IP MAT quando si introduce XOR. La differenza è il caso A=1, B=1: OR → 1, XOR → 0. La tabella di verità interattiva del simulatore evidenzia la riga differente con colori diversi. Far confrontare le due tabelle affiancate (selezionare prima OR poi XOR) è il modo più rapido per fissare la differenza.

"Il Full Adder ha 3 ingressi: quindi è una porta a 3 ingressi" Errore concettuale sulla differenza tra porta elementare e circuito combinatorio. Un Full Adder NON è una porta: è un circuito composto da 5 porte elementari (2 XOR + 2 AND + 1 OR). Il simulatore mostra tutti i nodi interni colorati separatamente: far scorrere il segnale da A, B, Cin fino a Sum e Carry rende evidente la struttura a più livelli.

"Se A=0 e B=0 allora tutte le porte danno 0 in uscita" Errore comune alla prima introduzione (ITIS e Liceo). Basta aprire la porta NOT con A=0 → Y=1; poi la porta NAND con A=0, B=0 → Y=1; poi NOR con A=0, B=0 → Y=1. Il simulatore smentisce l'errore in 30 secondi passando tra le porte.

---

Domande guida per la classe

• Un sistema di sicurezza deve attivarsi solo se almeno uno tra tre sensori rileva un intruso. Quale porta (o combinazione) usi? Come si generalizza a N sensori?
• Dimostra con la tabella di verità che NAND(A, A) = NOT(A). Quali altre identità "autodue" esistono?
• Scrivi la tabella di verità di: Y = (A AND B) OR (NOT A AND C). Quante righe ha? Quante combinazioni danno Y=1?
• Nel Full Adder con A=1, B=0, Cin=1: qual è il percorso del segnale fino a Sum=0 e Carry=1? Segui i nodi sul simulatore.
• Perché il Comparatore usa un XNOR (non XOR) per l'uscita "equal"? Cosa cambierebbe?
• Quante porte NAND servono al minimo per costruire un OR? Verifica con Behind the Gate.

---

Esempi reali per ancorare il concetto

AND → Controllo di sicurezza macchina: un tornio industriale si avvia solo se (guardia chiusa) AND (operatore premuto AVVIO) AND (emergenza non premuta). Tre AND in serie. Ogni sensore è un ingresso binario.

OR → Sistema di allarme ridondante: un sistema antincendio si attiva se (sensore fumo) OR (sensore temperatura) OR (pulsante manuale). Un OR a 3 ingressi. La ridondanza aumenta la probabilità di rilevamento.

NAND → Latch SR e memoria 1 bit: due NAND cross-collegati formano un latch SR, la cella elementare di memoria. Tutta la RAM del computer è costruita da reti di flip-flop, che derivano da NAND. Un computer da 16 GB contiene circa 128 miliardi di latch.

XOR → Checksum e parità: nei protocolli di comunicazione seriale (UART, SPI) il bit di parità è XOR di tutti i bit del messaggio. Se arriva un errore su un bit, il XOR del messaggio ricevuto è diverso: l'errore viene rilevato. Il Comparatore del simulatore usa internamente XNOR per l'uscita "equal".

Half/Full Adder → ALU del processore: l'unità aritmetico-logica (ALU) di ogni processore è composta da Full Adder in cascata: uno per ogni bit. Un processore a 64 bit ha 64 Full Adder affiancati per eseguire una somma. La stessa struttura che il simulatore mostra con A, B, Cin, Sum, Carry.

---

Progettazione didattica assistita da AI

La guida è pensata per docenti esperti. I prompt AI seguenti supportano la preparazione rapida di materiali differenziati, non sostituiscono la valutazione professionale del docente sulla classe.

Concetti correlati: algebra di Boole, porte logiche, tabella di verità, NAND universale, De Morgan, Half Adder, Full Adder, comparatore, circuiti combinatori, logica digitale

---

Contenuto del simulatore: riferimento tecnico

Tab SINGLE GATE

• Gate types: NOT (1 ingresso), AND, OR, NAND, NOR, XOR, XNOR (2 ingressi)
• Ingressi A e B: toggle con click sul nodo nel pannello visuale (0 = LOW grigio, 1 = HIGH verde)
• Tabella di verità: generata automaticamente per il tipo di porta; riga corrente evidenziata
• "Behind the Gate": disponibile per tutte e 7 le porte; mostra circuito NPN con VCC, resistori pull-up, transistor conduttori/interdetti in base agli ingressi
• KPI: Gate type, A, B, Y (con colore HIGH/LOW)

Tab COMBINATIONAL CIRCUIT

• Circuiti disponibili: HALF ADDER, FULL ADDER, COMPARATOR
• Half Adder: 2 ingressi (A, B), 2 uscite (Sum = A XOR B, Carry = A AND B)
• Full Adder: 3 ingressi (A, B, Cin), 2 uscite (Sum, Carry); 5 nodi interni colorati
• Comparator: 2 ingressi (A, B), 3 uscite (greater = A AND NOT B; equal = XNOR; less = NOT A AND B); badge centrale con stato
• Tutti i fili SVG cambiano colore in tempo reale: HIGH = verde (#4ADE80), LOW = grigio

---

Moduli collegati

• AC / Filters: per ITIS: i CI logici operano su segnali digitali, ma i disturbi analogici (glitch, rimbalzi) richiedono filtri RC; i due simulatori si completano
• Ohm's Law: prerequisito per "Behind the Gate": il circuito NPN pull-down usa la legge di Ohm per calcolare la corrente di base e la tensione di collettore
• Three-Phase AC: per ITIS 4°-5°: i controllori di motori trifase (inverter) usano logica digitale per il controllo PWM; collegamento cross-disciplinare avanzato